# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-049229

(43)Date of publication of application: 18.02.2000

(51)Int.CI.

H01L 21/768 H01L 21/3205

(21)Application number: 11-205553

·

(22)Date of filing:

21.07.1999

(71)Applicant : **MOTOROLA INC** 

(72)Inventor: GREGOR BRACKELMAN

RAMUNAS BENKATORAMAN

MATTHEW THOMAS HERICK

**CINDY R SIMPSON** 

FIORDALICE ROBERT W

**DENNING DEAN J** 

**JAIN AJAY** 

**CHRISTIANO CAPASO** 

(30)Priority

Priority number : 98 121068


Priority date: 21.07.1998

Priority country: US

# (54) METHOD FOR FORMING SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a mutual connection structure in a semiconductor device that has advantages as compared with prior art and the method for forming the same. SOLUTION: A mutual connection part 60 is formed on a substrate 10. In an embodiment, an adhesive/barrier layer 81, a copper alloy seed layer 42 and a copper film 43 are deposited on the substrate 10, and the substrate 10 is annealed. In an alternative embodiment, the copper film is deposited on the substrate and the copper film is annealed. Furthermore, in another embodiment, the adhesive/barrier layer 81, a seed layer 82, a conductive film 83 and a copper alloy capping film 84 are deposited on the substrate 10 to form a mutually connecting part 92. The stages of depositing and annealing are performed on a common processing platform.



# LEGAL STATUS

[Date of request for examination]

13.10.1999

[Date of sending the examiner's decision of

24.07.2001

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特期2000-49229

(P2000-49229A)

(43)公開日 平成12年2月18日(2000.2.18)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

HO1L 21/768

21/3205

H01L 21/90

В

21/88

M

#### 審査請求 有 請求項の数5 OL (全9頁)

(21)出願番号

特願平11-205553

(22)出願日

平成11年7月21日(1999.7.21)

(31)優先権主張番号 121068

(32) 優先日

平成10年7月21日(1998,7.21)

(33)優先権主張国

米国 (US)

(71) 出願人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORAT

RED

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 グレゴー・ブラッケルマン

アメリカ合衆国テキサス州オースチン、ナ

ンパー147、スピイグラス・ドライブ1781

(74)代理人 100091214

弁理士 大貫 進介 (外2名)


最終頁に続く

## (54) 【発明の名称】 半導体装置の形成方法

# (57) 【要約】

【課題】 従来技術に比して利点を提供する半導体装置 における相互接続構造とその形成方法とを提供する。

【解決手段】 相互接続部60が基板10上に形成され る。ある実施例においては、粘着/バリア層81,銅合 金シード層42および銅膜43が基板10上に堆積さ れ、基板10がアニーリングされる。代替の実施例にお いては、銅膜が基板上に堆積され、銅膜がアニーリング される。さらに別の実施例においては、粘着/バリア層 81,シード層82,導電膜83および銅合金キャッピ ング膜84が基板10上に堆積され、相互接続部92を 形成する。堆積およびアニーリングの段階は、共通の処 理プラットフォーム上で実行することができる。



#### 【特許請求の範囲】

【請求項1】 半導体装置を形成する方法であって:基板(10)上にバリア層(41)を形成する段階;前記バリア層(41)上に銅合金を含むシード層(42)を形成する段階;前記シード層(42)上に導電膜(43)を形成する段階;および前記基板(10)をアニーリングする段階;によって構成されることを特徴とする方法。

【請求項3】 半導体装置を形成する方法であって:基板(10)上に主として銅を含有する膜(43)を形成し、開口部を実質的に充たす段階;および前記基板(10)をアニーリングする段階であって、前記の主として銅を含有する膜(43)上に絶縁層(77)を形成する前にアニーリングが実行される段階;によって構成されることを特徴とする方法。

【請求項4】 半導体装置を形成する方法であって:基板(10)上に第1の主として銅を含有する膜を形成する段階であって、前記基板が誘電膜内に開口部(30)を有する段階;前記第1の主として銅を含有する膜をアニーリングする段階;基板上に第2の主として銅を含有する膜を形成する段階;および前記第1および第2の主として銅を含有する膜の部分を除去して、インレイ構造を画定する段階;によって構成されることを特徴とする方法。

【請求項5】 半導体装置を形成する方法であって:めっき室とアニーリング室とを有するプラットフォームを準備する段階;前記めっき室を用いて基板(10)上に材料をめっきする段階;および前記アニーリング室を用いて前記材料をアニーリングする段階;によって構成されることを特徴とする方法。

# 【発明の詳細な説明】

# [0001]

【産業上の利用分野】本発明は、一般に半導体装置に関し、さらに詳しくは、半導体装置における相互接続構造とその形成方法とに関する。

### [0002]

【従来の技術および発明が解決しようとする課題】集積回路は、半導体装置製造業者によって、ますます寸法が小さくなっている。相互接続プロセスの発達、特にインレイ相互接続(inlaid interconnect)技術は、回路寸法をさらに小さくするために模索される分野である。しかし、相互接続の寸法を小さくすると、対応して回路の電流密度が上がり、電気移動(エレクトロマイグレーション)に関する問題が起こる。この結果、時間の経過と

共に回路に抵抗および信頼性において不可逆的な変化が

2

【0003】現在、電流密度の増大の結果として起こる問題を克服するために、アルミニウムの代替品として銅が検証されている。銅は、固有抵抗が低く耐電気移動性が改善されていることを含めて、アルミニウムよりも本来的に優れる。しかし、高度な相互接続技術においてアルミニウムの代替品として銅を用いても電気移動の問題を全面的に回避できない。相互接続の寸法が小さくなり続ける限り、電気移動は信頼性上の懸念となる。

【0004】さらに、相互接続を形成する際に銅を用いると信頼性に関して新たな問題が起こる。銅はポリイミドなどの酸化物含有薄膜や保護膜ポリマに対する粘着性が低い。これは、ピアおよび相互接続を形成する間に問題となるだけでなく、完成された半導体装置を組み立て実装する際にも問題となる。ボンド・パッドを形成するために本質的には純粋な銅薄膜を用いる場合にも、粘着性に関して信頼性の問題が報告されている。この問題には、銅のボンド・パッドとその上にあるパッシベーション薄膜との間の粘着性が弱いために起こる不良が含まれる。

# *30* [0005]

【実施例】導電性相互接続部が基板上に形成される。ある実施例においては、粘着/バリア層、銅合金シード層および銅膜が基板上に堆積されてアニーリングされる。代替の実施例においては、銅含有膜が基板上に堆積されてアニーリングされる。さらに別の実施例においては、粘着/バリア層、シード層、導電膜および銅合金キャッピング膜が基板上に堆積される。この実施例ではアニーリングは任意で実施される。堆積およびアニーリングの段階は、共通の処理プラットフォームにおいて実行することができる。

【0006】図1は、第1相互接続レベルを画定するために部分的に処理された半導体装置を示す。半導体装置は、半導体装置基板10,電界分離領域102,トランジスタ118、導電性プラグ112および誘電層110によって構成される。トランジスタ118は、ドーピング領域104,ゲート誘電膜106およびゲート電極108を備える。本明細書で用いられるには、半導体装置基板10は、単結晶半導体ウェハ、絶縁体上半導体基板(semiconductor-on-insulator)または半導体装置を形成50 するために用いられるその他の任意の基板によって構成

される。

せとすることができる。

【0007】ある実施例においては、ゲート電極108 はポリシリコン層である。あるいは、ゲート電極108 は、タングステンまたはモリブデンなどの金属層、窒化 チタン、窒化タングステンなどの窒化金属層およびそれ らの組み合わせとすることができる。さらに、ゲート電 極108は、ポリシリコン膜上にある、ケイ化タングス テン、ケイ化チタンおよびケイ化コバルトなどの金属ケ イ化物で構成されるポリサイド膜とすることができる。 【0008】ゲート電極108の形成に続き、第1中間 誘電 (ILD: interlevel dielectric) 層110が基板1 0上に形成され、パターニングされてコンタクト開口部 を形成する。ある実施例においては、第1ILD層110 は、テトラエトキシシラン(TEOS: tetraethoxysilan e) をソース気体として用いて形成されるプラズマ付着 酸化物の薄膜である。あるいは、第1ILD層110は、 窒化シリコン膜、燐酸シリケート・ガラス (PSG: phosp hosilicate glass) 膜、硼酸燐酸シリケート・ガラス(B PSG: borophosphosilicate glass) 膜, 酸窒化シリコン 膜,ポリイミド膜,低 k 誘電体またはそれらの組み合わ

【0009】パターニングに続いて、誘電層110内に

コンタクト開口部が形成される。コンタクト開口部は、

チタン/窒化チタン (Ti/TiN) およびタンタル/窒化タ ンタル (Ta/TaN) などの粘着/バリア層114と、タン グステンなどの導電性充填材料116とを用いて形成導 電性プラグ112によって構成される。堆積後に、導電 性充填材料116とその下にある粘着/バリア層116 の部分が、従来のエッチングまたは化学機械研磨法を用 いて除去され、導電性プラグ112が形成される。ある いは、導電性プラグ112は、コンタクト充電材料とし てドーピング・シリコンを用いて、粘着/バリア層11 4を用いて、あるいは用いずに形成することもできる。 【0010】導電性プラグ112の形成後、第2粘着/ バリア層122および第2導電膜124が導電性プラグ 112および誘電層110上に形成される。ある実施例 においては、第2粘着/バリア層122はTa/TaNを用い て形成され、導電膜124は銅, アルミニウムなどを用 いて形成される。第2粘着/バリア層122と第2導電 膜124とを組み合わせると第1相互接続レベル12が 形成される。プロセスのこの時点までは、図1に図示さ れる装置を形成するために従来の方法が用いられる。

【0011】次に、図2に示されるように第1相互接続 レベル12上にパッシベーション層21が形成される。 ある実施例においては、パッシベーション層21は、プ ラズマ付着窒化シリコン膜である。あるいは、パッシベ ーション層 21は、プラズマ付着酸窒化シリコン膜、窒 化硼素膜などとすることもできる。パッシベーション層 21は、相互接続レベル12内で、金属原子が、この後 に相互接続レベル12上に堆積される誘電膜内に拡散す 50 積される。あるいは、粘着/バリア層41を視準スパタ

る確率を小さくするために用いられる。たとえば、相互 接続レベル12が銅で構成される場合、パッシベーショ ン層21は銅拡散バリアとして機能する。

【0012】図2は、粘着/バリア層122上に形成さ れる中間誘電層(ILD)20をさらに示す。ある実施例 においては、中間誘電層20は、誘電膜22,中間エッ チストップ膜23, 誘電膜24およびハードマスク膜2 5によって構成される。

【0013】誘電膜22は、TEOSをソース気体として用 10 いて形成されるプラズマ付着酸化物の薄膜とすることが できる。あるいは、誘電膜22は、PSG膜, BPSG膜, SOG 膜, 低誘電率(低k)絶縁体などとすることもできる。 本明細書については、低 k 絶縁体は、約3.5未満の誘 電率を有する材料である。中間エッチストップ膜23 は、プラズマ付着酸窒化シリコンの薄膜とすることがで きる。あるいは、中間エッチストップ膜23は、プラズ マ付着窒化シリコン膜、窒化硼素膜などとすることもで きる。誘電膜24は、TEOSをソース気体として用いて形 成されるプラズマ付着酸化物の薄膜とすることができ る。あるいは、誘電膜24は、PSG膜, BPSG膜, SOG膜, 低誘電率(低k)絶縁体などとすることもできる。異な る誘電材料を用いて中間誘電膜20を形成する必要はな い。たとえば、中間誘電膜20は、プラズマ付着酸化 物, PSG, BPSG, SOG, ポリイミド, 低誘電率絶縁体など の単独の誘電性材料を用いて形成することができる。誘 電膜24上にはハードマスク膜25が存在する。ある実 施例においては、ハードマスク膜25は、プラズマ付着 酸窒化シリコン膜である。あるいは、ハードマスク膜2 5は、プラズマ付着窒化シリコン膜、窒化硼素膜などと *30* することもできる。

【0014】図3において、中間誘電層20とパッシベ ーション層21の部分がパターニングされ、二重インレ イ開口部30が形成される。図3に示されるように、二 重インレイ開口部30は、相互接続部31とビア部32 とによって構成され、ビア部32が導電性相互接続部1 2の部分を露出する。ビア先トレンチ後(VFTL: via-fir st trench-last) 処理と合致するパターニング・プロセ スを用いると、ハードマスク膜25は、誘電膜24がエ ッチングされてエッチストップ膜23内にピア開口部を 画定する間に誘電膜を保護し、エッチストップ23は誘 電膜24内に二重インレイ開口部の相互接続部分を形成 する際に誘電膜ととを保護する。

【0015】図4では、粘着/バリア層41が二重イン レイ開口部30内に形成される。ある実施例において は、粘着/バリア層は窒化タンタル膜である。あるい は、粘着/バリア層41は、窒化チタン膜、窒化タング ステン膜, 窒化タンタル・シリコン膜, タンタル膜, チ タン・タングステン膜などとすることもできる。通常、 粘着/バリア層41は従来のスパタリング法を用いて堆

リング、イオン化スパタリングまたは化学蒸着プロセス を用いて形成することもできる。

【0016】次に、シード層42と導電膜43が粘着/ バリア層41上に形成される。ある実施例においては、 シード層42は銅とマグネシウムによって構成される。 あるいは、インジウム,スズ,クロミウム,亜鉛,炭 素、ジルコニウム、パラジウム、チタン、鉄、ニオビウ ム、マグネシウムなどの他の合金材料または合金材料の 組み合わせを用いることもできる。代替の実施例におい ては、シード層42は銅、ニッケル、スズなど、基本的 に単独の元素によって構成することもできる。

【0017】シード層42を形成する方法は変わる。あ る実施例においては、シード層42は、約2原子パーセ ントのマグネシウムと約98原子パーセントの銅とによ って構成されるスパタリング・ターゲットを伴う物理的 蒸着 (PVD: physical vapordeposition) プロセスを用 いて形成される。シード層42は、あるいは、イオン化 PVD, ロングスロー (long throw) PVDまたは視準PVDな どを含む他のPVD堆積・プロセスを用いて堆積すること も、化学蒸着(CVD)プロセスや無電解めっきまたは電 解めっきなどのめっきプロセスを用いて堆積することも できる。シード層42は、粘着/バリア層41上に広が る連続膜として堆積され、二重インレイ開口部30内に 形成される。ある実施例においては、シード層42は約 150~250ナノメータの範囲の厚みに堆積される。 しかし、シード層は導電膜の充分なめっきが行えるだけ の充分な厚みに形成し、なおかつ二重インレイ開口部3 0のコーナー端部を超えてシード層42が過剰に横方向 に育ったり、二重インレイ相互接続開口部 (30) の底 に後で空隙が形成されることを阻止するだけの充分な薄 さで形成しなければならないことは、当業者には理解頂 けよう.

【0018】導電膜43がシード層42上に形成され る。導電膜43は、二重インレイ開口部30を充分に充 たすだけの厚みを有する。ある実施例においては、導電 膜は従来の電解めっき法を用いて堆積される銅である。 銅は約600ナノメータの厚みにめっきされるが、これ は二重インレイ開口部のトレンチ部の厚みの約1.5倍 である。あるいは、導電膜43は、無電解めっき、CV D, PVDまたはCVDとPVDとの組み合わせを含む他の堆積プ ロセスによっても形成することができる。

【0019】図5は、矢印45によって示されるアニー リング段階中の図4の構造を示す。アニーリング段階に より、シード層から導電膜43内に合金成分44が拡散 する。シード層42から導電膜43内への合金成分44 の拡散により、シード層42と導電膜43全体に合金成 分44が再配分される。合金成分44の再配分がシード 層42および導電膜43全体で均一になり、シード層4 2内ではより密度が高くなる。すなわち、使用される合 金材料とアニーリング条件とに応じて、シード層42と 50 は、急速加熱アニーリング(RTA: rapid thermal unnea

6

導電膜43の表面および界面において塊状に集中する。 【0020】アニーリングと、その後の合金成分44を 導電膜43内に組み込む結果として、利点が得られる。 この利点には、導電膜の抵抗特性とその粘着性の改善が 含まれる。アニーリングによりシード層42と導電膜4 3の表面組成、形態および微細構造が変わる。 摂氏 30 0度超に温度を維持することで、合金成分44の導電膜 43の表面および界面への移動が促進される。酸素原子 にさらされると、酸化合金膜が形成される。この酸化合 金膜により、導電膜43と、これに続き堆積されるパッ シベーション層を含む隣接膜との粘着性が促進される。 アニーリングを用いて合金成分44を拡散させる実施例 においては、アニーリングを摂氏約300~450度の 炉内で20~30分間実施する。

【0021】あるいは、アニーリングを合金非含有導電 膜上で実行して、相互接続の電気移動の信頼性を改善す ることもできる。バリア層および本質的に単一の材料か らなる導電膜を用いて導電性相互接続部を形成する実施 例においては、基板を摂氏約200度で約5分間アニー 20 リングするとよい。あるいは、基板を摂氏250~40 0度の範囲で少なくとも1分間アニーリングして、処理 能力を改善する手段とすることもできる。アニーリング は、窒素雰囲気、減圧雰囲気または真空雰囲気内で実行 して、被露出面の酸化を最小限に抑えることもできる。 この実施例においては、本質的に単一の材料からなる導 電膜の例には、電解めっき銅膜、CVD堆積銅膜などを伴 う無電解めっき銅シード層が含まれる。

【0022】抵抗および電気移動のデータを用いて測定 されるパラメータ試験は、アニーリング段階の結果とし て改善がなされたことを示す。薄膜抵抗の低減および膜 全体の抵抗分布の改善および電気移動に関する改善は、 アニーリング中の粒子成長と銅膜の高密度化に負うもの である。アニーリングに先立ち、銅の粒子構造および粒 子配向は膜全体で可変する。可変性の高い粒子構造およ び配向に関する異なる不良モードがすべて電気移動不良 を起こす。銅をアニーリングすることにより、薄膜内の 粒子構造分布がさらに均一になり、このような粒子構造 に関する電気移動不良の変動はそれに応じてより狭い分 布となる。

【0023】従って、シード屬と導電膜をアニーリング を行なう結果として得られる利点は、導電膜を堆積する 前にシード層をアニーリングを行なうことにより得られ る。これは、摂氏約200~400度の温度範囲でシー ド層を堆積することによりその場で実行することができ る。また、まずシード層を堆積し、その後で摂氏約20 0~400度の温度範囲において約1~5分間アニーリ ングを行ない、その後で導電層を堆積することにより実 行することもできる。

【0024】本発明の実施例により、アニーリング段階

1), ホットプレート, 加熱チャックまたは炉を用いて 実行することができる。アニーリング・ステーションは クラスタ・ツールの一部として処理の流れに組み込むこ とができ、この場合、シード層の堆積段階、導電膜の堆 積段階,回転リンス乾燥 (SRD: spin-rinse-dry) およ びアニーリング段階またはこれらの段階の任意の組み合 わせを単独の処理プラットフォーム上ですべて実行する ことができる。同様に、これらの段階を単独のウェハま たはバッチ・ウェハの処理動作として実行することがで

【0025】図6においては、導電膜43,シード層4 2および粘着/バリア層41の部分が従来の化学機械的 研磨プロセスを用いて除去され、相互接続開口部30内 に相互接続部60が形成される。あるいは、相互接続部 60は、イオン・ミリング、反応性イオン・エッチング およびプラズマ・エッチングなどの従来のエッチング法 を用いるか、エッチング法と研磨法とを組み合わせて用 いて形成することもできる。

【0026】合金成分44がシード層42から導電膜4 3内に拡散される実施例においては、代わりに、相互接 20 続の形成後にアニーリングを実施することもできる。代 替の実施例においては、導電膜43,シード層42およ び粘着/バリア層41の部分を除去して相互接続部を形 成した後に、摂氏約300~450度の炉で基板を約2 0~30分間アニーリングを行なう。アルゴン, ヘリウ ム、窒素などの相対的に不活性の雰囲気をアニーリング 中に用いて、誘電膜24と導電性相互接続部とが酸化さ れる確率を下げることができる。アニーリング段階中 に、合金成分はシード層42から導電膜43内に拡散す る。あるいは、前述の急速加熱アニーリング (RTA), ホット・プレート・アニーリングまたは炉アニーリング ・プロセスを用いてアニーリングを実施してもよい。こ のアニーリング段階は、導電性相互接続部の形成段階の 後に実行される点が、前述のアニーリングとは異なる。 しかし、最終的な製品は前述の相互接続部60と基本的 に同じ利点を有する導電性相互接続部となる。

【0027】図7は、さらに半導体装置を示し、これに はパッシベーション層70、中間誘電層(ILD)77お よびハードマスク層76が含まれる。ILD層77は、さ らに下部誘電膜71、中間エッチストップ膜72および 上部誘電膜73を備える。パッシベーション層70,IL D層 7 7 およびハードマスク層 7 6 は、パッシベーショ ン層21、ILD層20およびハードマスク膜25を形成 するために用いられる方法と同様の方法を用いて形成さ れる。二重インレイ開口部74がハードマスク層76、 ILD層 7 7 およびパッシベーション層 7 0 内に形成さ れ、相互接続部60の部分を露出する。二重インレイ開 口部74は、二重インレイ開口部30を形成するための 前述の方法と同様の方法を用いて形成される。

【0028】本発明の実施例により、一重インレイ開ロ 50 ング膜84がある。本発明の実施例により、導電性合金

部75も二重インレイ構造74の形成中に形成される。 ある実施例においては、一重インレイ開口部75は、半 導体装置のボンド・パッドを形成するために用いられ る。エッチングを行なって一重インレイ開口部75を画 定する間、二重インレイ開口部74の相互接続トレンチ 部分を画定するために用いられるエッチストップ膜72 は、下部誘電膜71の部分の除去を阻止することも行

8

【0029】図8は、さらに半導体装置基板を示し、粘 10 着/バリア層81,シード層82,二重インレイ構造を 完全に充たし一重インレイ構造を部分的に充たす導電膜 83および導電性合金キャッピング膜84を備える。あ る実施例においては、粘着/バリア層81は、窒化タン タル膜であり、ハードマスク層76上であって、図7で 画定される二重インレイ開口部74および一重インレイ 開口部75の両方の中に形成される。あるいは、粘着/ バリア層81は、窒化タングステン膜、窒化タンタル・ シリコン膜, タンタル膜, タンタル・タングステン膜な どとすることもできる。粘着/バリア層81は、従来の スパタリングまたは化学蒸着法を用いて堆積することが できる。

【0030】粘着/バリア層81の上にはシード層82 がある。この特定の実施例においては、シード層82は 銅シード層であり、PVDプロセスを用いて約150~2 50ナノメータの範囲の厚みまで堆積される。あるいは シード層82を導電性合金として堆積し、他の従来の堆 積法を用いることもできる。合金材料の例には、インジ ウム、スズ、クロミウム、亜鉛、パラジウム、炭素、ジ ルコニウム、チタン、鉄、ニオビウムなどがある。

【0031】シード層82の上には、導電膜83があ る。通常は、導電膜83を形成するために電解めっき・ プロセスが用いられる。この特定の実施例においては、 導電膜83は約300~500ナノメータの厚みまで電 解めっきされた銅膜である。あるいは、導電膜83を、 PVDまたはCVDプロセスを用いて形成したり、アルミニウ ムまたは金などの他の導電性材料を用いて形成すること もできる。

【0032】本発明の実施例により、導電膜は、二重イ ンレイ開口部74を充たすのには充分であるが、一重イ ンレイ開口部75を完全には充たさない厚みを有する。 【0033】図8を参照して、導電膜83の総厚は誘電 膜73の最上レベルより下にある。尺度通り描かれない 一重インレイ開口部の横寸法は、二重インレイ開口部よ りかなり大きい。たとえば、一重インレイ開口部の寸法 は全体が25~50ミクロンの範囲であり、二重インレ イ開口部は約0.35ミクロンより小さい。一重インレ イ開口部75は、幅が広いので一部分が充填されるにす ぎない。

【0034】導電膜83の上には、導電性合金キャッピ

キャッピング膜84は導電膜83上に形成される銅マグ ネシウム合金である。導電性合金キャッピング膜84 は、約2.0原子パーセントのマグネシウムと約98原 子パーセントの銅とを含有する銅マグネシウム・スパタ リング・ターゲットを伴うPVDプロセスを用いて堆積さ れる。あるいは、図8に示されるように、導電性合金キ ャッピング膜84は、他の従来の堆積法を用いて、イン ジウム,スズ,クロミウム,亜鉛,ジルコニウム,パラ ジウム, 炭素, チタン, 鉄, ニオビウムなどの他の合金 材料により形成することもできる。導電性合金キャッピ ング膜84は誘電膜73上部の下になる一重インレイ構 造の部分を完全に充たす。銅合金キャッピング膜84 は、前記では導電膜83により完全には充たされなかっ た一重インレイ開口部の部分を完全に埋めるように堆積 される。

【0035】あるいは、銅合金キャッピング膜84を、 前述のPVDプロセスを用いて形成することもできる。こ のときプロセス温度は摂氏約300~450度の範囲に ある。昇温すると、一重インレイ構造および二重インレ イ構造の両方において、導電膜83内への合金元素の拡 20 散が促進され、前述の電気移動および粘着に関する利点 が得られる。あるいは、複合銅合金キャッピング膜84 と導電膜83をその後の処理段階中にアニーリングを行 ない、同様の全体的な利点を得ることもできる。

【0036】図9においては、導電性合金キャッピング 膜84, 導電膜83, シード層82および粘着/バリア 層81の部分が、従来の化学機械的研磨プロセスを用い て除去され、二重インレイ開口部74内に相互接続部9 1が、一重インレイ開口部75内にボンド・パッド92 が形成される。あるいは、相互接続部91とボンド・パ ッド92とを、イオン・ミリング、反応性イオン・エッ チングおよびプラズマ・エッチングなどの従来のエッチ ング法を用いるか、あるいはエッチング法と研磨法の両 方を組み合わせて用いることにより形成することもでき

【0037】導電性相互接統部91は、導電性粘着/バ リア層81、シード層82および導電膜83の残りの部 分によって構成される。ボンド・パッド92は、導電性 粘着/バリア層81、シード層82、導電膜83および 導電性合金キャッピング膜84の残りの部分によって構 成される。

【0038】図10は、半導体装置をさらに示し、導電 性相互接続部91, ハードマスク層76およびボンド・ パッド92の部分の上にある追加のパッシベーション層 1001を備える。ある実施例においては、パッシベー ション層1001は10~20ナノメータのプラズマ強 化窒化物 (PEN: plasma enhanced nitride) 膜上にある 250~350ナノメータの酸窒化シリコン膜によって 構成される。図10に示されるように、パッシベーショ ン層1001がエッチングされ、ボンド・パッド92の 50 本発明は、添付の図面において例として説明されるが、

部分を露出する下開口部1002を形成する。 パッシベ ーション膜は、従来のプラズマまたは湿式エッチング処 理法を用いてエッチングされる。

【0039】図11は、さらに半導体装置を示し、パッ シベーション層1001上にあるポリイミド膜1102 を備える。ある実施例においては、ポリイミド膜は、従 来のスピンオン・プロセスを用いて形成され、約2.5 ~3. 5ミクロンの範囲の厚みまで堆積される。次に、 従来の処理を用いて上開口部1103がポリイミド膜内 に形成される。本発明の実施例により、また図11に示 されるように、上開口部1103は下開口部1002よ りも大きい。これらの寸法は、半導体装置の設計および 実装要件と、開口部を形成するために用いられるプロセ スおよび装置によって決まる。パッシベーション膜10 01の部分はボンド・パッド92内の導電性合金キャッ ピング膜84の部分まで延在し、その上に広がる。次 に、導電性相互接続バンプ1104がボンド・パッド9 2とパッシベーション膜部分の上と形成される。この 後、導電性バンプ1104は、半導体装置から半導体パ ッケージへの接続部となる。

【0040】導電性合金キャッピング膜84が存在する ために、パッシベーション膜とボンド・パッドとの界面 におけるパッシベーション膜のボンド・パッドに対する 粘着性が良好になる。パッシベーション膜1101部分 上の導電性相互接続バンプ1104の部分は、パッシベ ーション膜とポンド・パッドとの界面ではがれにくくな る。よって、合金キャッピング膜84の存在によりダイ ・ボンドの信頼性が改善される。これによって、半導体 装置全体の信頼性が良くなる。

【0041】かくして、本発明の実施例により、従来技 術に対して少なくとも3つの利点が提供されることは明 らかである。これらの利点には、導電性相互接続部の抵 抗分布における改善と、金属相互接続部の電気移動性能 における改善と、上部および隣接する薄膜に関する相互 接続部の粘着特性における改善とが含まれる。

【0042】上記の説明においては、本発明は特定の実 施例を参照して説明された。しかし、請求項に明記され る本発明の範囲から逸脱せずに種々の修正および変更が 可能であることは当業者には明白であろう。従って、説 明および図面は、制限的な意味ではなく事例として見な されるべきであり、これらすべての修正は本発明の範囲 に包含されるものとする。利点、その他の長所および問 題に対する解決策は、特定の実施例に関して説明され た。しかし、これらの利点,長所および問題解決法と、 利点、長所または解決法を生み出すことのできる、ある いはより顕著になる任意の要素は、任意のあるいは全請 求項の決定的な、必須のまたは不可欠な機能または要素 と解釈されるべきではない。

#### 【図面の簡単な説明】

それに制限されない。図面内では同様の参照番号は同様の要素を指す。図面内の要素は簡単明瞭にするために図示され、必ずしも同尺に描かれないことは当業者には理解頂けよう。たとえば、図面内の一部の要素の寸法は他の要素に対して誇張されており、本発明の実施例の理解を助ける役割をする。

【図1】第1相互接続レベルを画定するために部分的に 処理された半導体装置の部分の断面図である。

【図2】粘着/バリア層形成後の図1の基板と中間誘電 膜の断面図である。

【図3】中間誘電膜内に二重インレイ開口部を形成した 後の図2の基板の断面図である。

【図4】二重インレイ開口部内に粘着/バリア層,シード層および導電膜を堆積した後の図3の基板の断面図である。


【図5】図4の基板の断面図を示し、さらにシード層から導電膜内に合金成分を再配分するためのアニーリング 段階を示す。

【図6】二重インレイ相互接続構造を形成後の図5の基板の断面図である。

【図7】第2中間誘電膜を堆積し、さらに上部二重インレイ開口部および一重インレイ開口部を形成した後の図6の基板の断面図である。

【図8】上部二重インレイ開口部および一重インレイ開口部上に、粘着/バリア層,シード層,導電膜および導電性合金キャッピング膜を堆積した後の図7の基板の断面図である。

【図1】



【図9】二重インレイ相互接続構造およびボンド・パッド構造を形成した後の図8の基板の断面図である。

【図10】パッシベーション膜と、ボンド・パッドの部分を露出するパッシベーション膜内の開口部とを形成した後の図9の基板の断面図である。

【図11】実質的に完成された装置を形成した後の図1 0の基板の断面図である。

【符号の説明】

10 基板

10 12 相互接続レベル

20,77,110 誘電層

21,70 パッシベーション層

22, 24, 71, 73 誘電膜

23,72 エッチストップ膜

25, 76 ハードマスク膜

41,81,114,122 粘着/バリア層

42,82 シード層

43,83,124 導電膜

44 合金成分

20 84 導電性合金キャッピング膜

102 電界分離領域

104 ドーピング領域

106 ゲート誘電膜


108 ゲート電極

112 導電性プラグ


116 導電性充填材料

118 トランジスタ


【図2】




【図3】 [図4] <u>124</u> 【図5】 [図6] 【図8】




# [図9]



【図10】



[図11]



## フロントページの続き

(72)発明者 ラムナス・ベンカトラマン アメリカ合衆国テキサス州オースチン、ハローゲート・ドライブ6221

(72)発明者 マシュー・トーマス・ヘリック アメリカ合衆国テキサス州オースチン、モ スクワ・トレイル13451

(72)発明者 シンディ・アール・シンプソン アメリカ合衆国テキサス州オースチン、バック・ベイ・レーン5844 (72) 発明者 ロバート・ダブリュ・フィオダリス アメリカ合衆国テキサス州オースチン、イ

ラグラル目外国ノ マッパ川は ハラン、

ーストサイド・ドライブ2213

(72)発明者 ディーン・ジェイ・デニング

アメリカ合衆国テキサス州デル・ベイル、

ピアース・レーン12007

(72)発明者 アジェイ・ジェイン

アメリカ合衆国テキサス州オースチン、オ

ールド・ハーバー・レーン6434

(72)発明者 クリスティアーノ・キャパソ

アメリカ合衆国テキサス州オースチン、シ

ンクリング・レーン12601